Chiplet的困扰

（原标题：Chiplet的困扰）

要是您但愿不错频频碰头，迎接标星储藏哦~

开端：本文编译自semiengineering，谢谢。

Chiplet正在引起通盘半导体行业的平凡眷注，但这种方法要委果结束交易化，还需要更多的标准、更好的建模技艺和方法，以及无数的投资和现实。

Chiplet的远景很好明白。它们不错加速上市时代，况且收尾恒久如一，无论在哪种工艺节点上，它们齐能为特定责任负载或应用提供最好效果，而且频频比大型单片 SoC 的良率更高。但大型垂直整合企业但愿严格界说chiplet的插槽规格，而宽阔初创公司、系统公司和政府机构则在鼓舞从上至下的方法，让chiplet竖立东谈主员大致基于标准化互连探索新的和不同的选项，这两者之间正在进行一场拉锯战。

这两种方法齐濒临挑战。西门子数字工业软件夹杂和捏造系统副总裁 David Fritz 暗示：“要是你有合适的芯片，况且不错采纳在不同的工艺节点使用哪种芯片，那么你就不错组合出一个有竞争力的互异化治理决策，而无须雇佣数千名工程师，花大价格，处理从头预计打算等扫数问题。面前的情况是，那些通过构建复杂的 SoC 而发财致富的公司面前径直跳到了‘如何’构建芯片。‘咱们要这样作念。’但他们健忘了中间方法，不知谈到底需要作念什么。他们健忘了‘咱们为什么要作念芯片？’”

采纳哪条旅途的决定十足由芯片架构师/芯片竖立团队崇拜，频频取决于应用顺序是针对平凡的市集照旧特定的架构，举例英特尔或 AMD 的架构，或 RISC-V 预计打算。

在汽车范围，OEM 和一级供应商心爱汲取模块化的 chiplet 方法，但他们质疑其经济效益。“这是结束宗旨的另一种模式，价值见地也会有所不同，”Fritz 说。“‘但仍然有相通的公司主要影响我有限的采纳。’是以它朝着纰缪的标的发展。需要进行一些计议，这很棒。但同期，你如何更好地探索这个分区空间，并以正确的模式使其民主化？这样，最终客户（无论是哪个行业，无论是 OEM 照旧一级供应商）齐需要领有必要的器用来告诉竖立了 chiplet 的东谈主，‘这等于我需要你的 chiplet 作念的事情。’”

1

一系列复杂的挑战

chiplet濒临的最大挑战之一是如何鉴识使用这些chiplet的系统。这包括处剪发生的位置、数据存储的位置以及数据在通盘系统中的出动模式。决策制定的一个进军部分是领有正确的功率、性能和热量模子。

Synopsys技艺产物顾问高等总监 Tim Kogel 暗示：“这些是分区的主要辩论身分，在预计打算片上系统时就也曾辩论到了这少许。你是把它放在中央计较机、某个 AI 加速器、某个 GPU 照旧某个专用加速器上？你是把它放在片外照旧片上存储器中？你使用什么类型的互连？这些齐是你看成 SoC 架构师也曾在作念的分区。对于芯片，多芯片预计打算意味着你的预计打算空间中多了个维度，你不错决定将应用顺序的哪些部分组合在归并个芯片上？或者，我需要在那边将功能映射到不同的芯片中，这意味着这将鼓舞数据流——跨芯片领域的通讯。虽然，这对你在这些顶层决策中遴选的功耗和性能有着严重影响，而且还有另一套对于使用哪种技艺、使用哪种封装技艺的决策。看成别称预计打算师，面前您在预计打算或拼装多芯片芯顷然需要辩论扫数这些独特的方面。”

细目芯片内和芯片之间的数据教导信还需要辩论建模问题，这可能会因芯片是里面竖立照旧由第三方竖立而有很大互异。

Kogel 解说谈：“汲取垂直整合模式，您不错同期领有应用顺序和半导体，况且不错委果优化两者，一切齐在掌控之中。”“您无需转头互操作性。您不错去归并个工场进行制造。这是咱们从英特尔和 AMD 那里了解到的经典芯片预计打算。他们这样作念是为了优化产量，或者因为芯片变得太大了。但咱们莫得看到对互操作性和 IP 的需求。但面前有许多趋势使得围绕多芯片构建生态系统变得酷好，您需要启动念念考互操作性。需要标准和合营，因为领有互操作性的 IP 是它大致阐扬作用的必要条目。但要预计打算一个到手且优化的产物，除了这些以外，还有更多的事情要作念，这又回到了数据流上。”

这里需要的是架构表率，以便以正确的模式界说产物，并确保它在扫数三个维度上齐是正确的。“确信需要 IP 的一个方面来使通讯闲居责任，同期还需要包括硅片寿命顾问的方面，以不雅察扫数部件的健康情状并监控一切是否仍在按预期责任，”Kogel 说。“这就像一个执续的测试，确保扫数站点仍然健康，况且会有与顾问相干的软件堆栈，超过是在汽车等波及安全和保险方面的范围。你不但愿这些多芯片系统在领域被黑客入侵。这是安全问题的漏洞面。需要执续监控安全性，因此扫数公约齐已到位，以确保通讯以安全的模式进行。扫数方面——架构、软件、IP 和硅片寿命顾问——齐需要作念出孝顺，才气使这项责任取收效利。”

举例，Arm 已启动将芯片集成到子系统或模块中，从而简化并加速了芯片集成到预计打算中的过程。Arm 汽车业务高等总监 Christopher Rumpf 暗示：“责任负载和软件是互异化所在。咱们仍将销售 IP 产物，但面前咱们也基于咱们的标准化计较平台将它们拼装成更大的子系统，这不错缩短移植和考证的资本。咱们以为这是芯片宇宙的前兆。”

其他公司也这样作念。举例，Cadence 刚刚推出了基于 Arm 的 Chiplet 系统架构的系统 Chiplet 。

2

需要特定的芯片集模子

为了扩充芯片集所需的系统级分析，架构师和预计打算师有特定的建模需求。“一个是性能建模，即晶体管级建模，” Cadence产物营销总监 Mayank Bhatnagar 说。“此外，在进行分析时，咱们会搜检热分析模子。这些是芯片集预计打算所必需的，因为扫数芯片集齐放在一个封装中，封装预计打算东谈主员需要知谈有几许热流、需要放入的散热器数目，以及一个芯片集的热量将如何影响控制的芯片集。这少许比在单片预计打算中进军得多，因为在单片预计打算中，功率建模（或 Vt 随功率漂移等身分）更容易捕捉，因为一切齐是相通的过程并同期进行模拟。但在芯片集预计打算中，您但愿大致使用另一个芯片集的模子来预计打算这个芯片集，而无须搜检其他芯片集的里面。从这个意旨上来说，模子面前变得愈加进军。”

如今，这些模子频频看成预计打算资料提供。Cadence 高等产物营销部总监 Arif Khan 指出：“走动级模子用于性能，其余齐是物理模子，当有东谈主购买 IP（举例 UCIe）时，这些模子看成预计打算资料提交。他们想要的热模子和物理模子（IBIS 模子和其他用于信号完竣性的模子，因为你想确保你的系统大致闲居责任，而扫数其他模拟模子，你想要确保系统大致闲居运行）确保电路大致按预期责任。扫数这些资料齐可用。要津是每个模子齐有不同的用途。对于架构师来说，他们但愿从性能模子启动，在进行物理建模之前，在更高的头绪上责任，一朝他们启动实施预计打算。”

建模之是以超过具有挑战性，是因为它是动态的。“跟着越来越多的东谈主预计打算基于芯片的东西，这些模子的熟识度和工程团队的使用模式也在抑遏演变，”Bhatnagar 说。“基于芯片的预计打算仍处于相称早期的阶段，还有许多事情正在发生。举例，对于基于热量的影响，EDA 器用如何使用它以及提供什么样的模子细节与单片预计打算中的 IR 下跌相称相似。对于较新的技艺来说，这频频是一个更大的挑战，这意味着更多的细节。对于芯片，模子也变得愈加详备，但 EDA 器用在诈欺这些细节进行更紧密的分析方面也作念得越来越好。”

从技艺上讲，芯片组模子有许多可托付效果。Alphawave Semi 芯片组首席产物线司理 Sue Hung Fung 暗示：“当咱们提供标准芯片组产物组合中的芯片组（比如 I/O 芯片组）时，咱们会提供带凸块的裸芯片。对于 IP 预计打算文献，咱们提供 IBIS-AMI 模子和接口 IP 确面前确立文献。咱们还提供芯片组顶层和基础设施的预计打算 IP 资料，其中包括芯片组的加密顶层网表。芯片组子系统将包括扫数外设和 GPIO IP、PLL 以及顶层演示测试台，以测试端到端流量、读、写和测试用例场景。对于封装预计打算文献，咱们提供带有芯片凸块图的 .mcm。咱们还提供封装堆叠要求以及基板材料和工艺指南。对于电路板预计打算文献，咱们提供电路板参考预计打算，包括旨趣图、Gerber 文献、PCB 堆叠和阻抗布线法例。咱们还为具有自检功能的芯片组提供任务模式固件。这包括接口 IP 的 API。咱们为主机 PC OpenOCD 剧本提供应用顺序代码以纠合到芯片组。有 C 驱动顺序用于通过 UART 或 SPI 接口纠合到芯片组芯片。文档将包括芯片组的数据表、用户手册、电路板的物料清单和寄存器界说。”

这些托付效果包括责任负载模子，以及性能、功耗、IP 和物理模子。“扫数 IP 模子齐包含在顶层网表中，”Hung Fung 说谈。“性能和功耗通过模拟进行考证，并与 IP 测试芯片相干联，然后也在责任台上对芯片进行考证。在芯片上使用之前，扫数效于芯片的 IP 齐经过事先考证和硅考证。”

3

界说芯片模子

在芯片不错在交易市集上购买之前，芯片建模还有很长的路要走，但这等于宗旨。责任也曾在到手进行中，绽开计较式样 (OCP) 和 JEDEC共同勤奋界说芯片模子等于明证。

“这次合作旨在提议一种描述性言语，让东谈主们更好地治理这个问题，” Eliyan策略营销副总裁 Kevin Donnelly 暗示。“它仍处于起步阶段，东谈主们正在试图弄明晰如何作念到这少许。要是它是垂直整合的，你截至一切，你就不错截至用于扫数部件的模子，因为这照实是一个问题。从永久来看，要结束这少许，以及芯片预计打算东谈主员需要的是，有不错即插即用的部件，显明咱们还莫得作念到这少许，原因有许多。其中之一是大致领有模子，让你弄明晰什么不错相互通讯。另一个等于通盘互操作性方面。”

这等于 Chiplet 数据可膨大秀雅言语 (CDXML) 交换形貌不错阐扬进军作用的场合。Blue Cheetah 首创东谈主兼首席扩充官 Elad Alon 暗示：“就像每家公司齐有我方的 SoC 预计打算和竖立经由一样，每家公司齐将领有我方的 Chiplet 预计打算和竖立经由。这亦然为什么这种通用的即插即用 Chiplet 很难结束的原因之一，因为即使咱们健忘与 Chiplet 预计打算相干的扫数其他物理身分，会有东谈主遵从十足相通的经由吗？咱们不是处在 PCB 的范围。咱们处在封装的范围，而封装在拼装方面并不那么宽宏 — — 不仅从机械或电气角度，而且从盘活时代的角度来看。PCB 上有许多东西不错出动，而且旋转得超过快。但封装却不是这样 — — 尤其是高等封装。”

举例，对于 SerDes 或 PCI Express，存在标准化纠合。而对于 chiplet，界说并不解确。“这是业界试图克服的另一个挑战，远离了结束即插即用环境的智商，”Donnelly 说。“这是需要发生的事情之一。最有意旨的两个东西是内存和 I/O，因为模拟和夹杂信号以及内存不会跟着逻辑过程而膨大。这一直齐是事实。我作念了许多镶嵌式内存，东谈主们会采纳有闪存可用的工艺节点，而不是采纳他们想要的工艺节点。面前你不错把这些东西移走。移走 SerDes，移走内存。制造内存和 SerDes 的公司将制造 chiplet 并使其可用，这将启动使一个必须克服模子和互操作性等问题的市集成为委果的景不雅 chiplet 市集。”

PHY 模子对于完竣的系统级仿真亦然必需的。“这不错是一个十够数字化的 Verilog 模子，” Arteris产物顾问和营销总监 Ashley Stevens 说谈。“对于大多数用途，它不需要对扫数模拟功能进行建模。相称有匡助的是大致跳过 PHY 测验阶段，该阶段需要很万古期才气启动骨子功能，况且将以十足准确的模拟模子进行建模。”

芯片组的 IP-XACT 模子对于顶层纠合和全系统寄存器顾问相称有效。此外，Stevens 指出，性能模子也很有匡助，不错在合理的时代范围内结束更长的责任负载和多个集群，以匡助作念出架构决策。“PHY 本人在这里是一个相对浅近的模子，但它需要尽可能多地提供标准化接口，这些接口不错由 C2C/D2D 链路两侧的架构模子提供和使用。”

功率模子也能提供匡助。“芯片频频分为 2D（有多种变体）和 3D，”他说。“3D 芯片使用 TSV 互连相互集成。功率（散热）可能是 3D 集成的一个大问题，但用户频频眷注 2D 芯片的形貌——UCIe 高等封装，其中芯片装置在硅中介层上并通过硅中介层纠合在沿途，或 UCIe 标准封装，其中芯片装置在标准有机封装上，两种情况下齐是并列装置的。”

但责任负载是芯片竖立东谈主员必须细宗旨。“看成 IP 提供商，咱们使用合成责任负载进行测试，但提供的模子应该大致使用/阐扬客户指定的责任负载，”Stevens 指出。“模子本人具有的详备进度是预期速率和准确性之间的衡量。模子恒久是某种形貌的雷同值。莫得相宜扫数效例的单一模子。决窍是大致根据客户需求提供正确的模子。面前的重心是芯片的顽固生态系统，它们沿途预计打算和考证。考证标明它们不错协同责任。业内浓烈但愿创建一个芯片生态系统，其中预计打算为特定接口公约的芯片将在夹杂搭配环境中可互操作和使用。这意味着在莫得最终将纠合到的芯片的情况下孤独考证芯片。这将需要考证 IP 和模子来替换资料芯片，这样咱们就不错确信芯片将与按摄影同标准构建的其他芯片沿途责任。该行业尚未达到这少许。”

假想情况下，模子还应大致在器用之间振荡，但由于器用种类荣华，这频频相称贫苦。一个有效的级别是引脚级精准模子，险些每个东谈主齐容许这少许。另一个有效的级别是用于软件启动的纯功能模子。在这两者之间，有一个周期雷同模子，它的竖立资本可能相称高，但对于架构模拟具有进军价值。

是德科技信号完竣性应用科学家兼高速数字应用产物司理 Chun-Ting “Tim” Wang Lee提议了一些用户向 IP 提供商征询的要津问题：

1

您如何弥合 IP 与模子之间的差距？

2

这在模拟中的使用有多活泼？

3

芯片模拟收尾与测量收尾有何干联？

3

chiplet模子的“准确度”是如何界说的？

4

需要新方法

从系统级角度结束面有这一切的催化剂是到手案例。

“一朝有到手的产物系列被组织鼓舞，他们就会说，‘这是我的芯片插槽。请来这个游乐场玩吧’，”Blue Cheetah 的 Alon 说。“除了插槽界说以外，他们还将界说评估和查验扫数这些内容的具体方法，从建模角度、从预计打算基础设施角度、从附庸角度。你必须把通盘包裹放在沿途。通盘但愿是，在这方面会有超过多的标准化。也曾在作念芯片的玩家虽然不错在他们的学习和训诫方面作念出超过大的孝顺。但这一切齐必须调解一致。从激发的角度来看，除非有凭证，不然东谈主们很难劝服我方铲除扫数的里面学习，并铲除以为他们不应该铲除它，因为它是竞争上风。在别东谈主的 SoC 中取得插槽的委果、具体的契机是扫数这一切的催化剂。”

这也篡改了芯片业务的动态。西门子的 Fritz 暗示：“这将权利从头友到那些必须出钱购买这些芯片、拼装、封装和测试芯片的东谈主手中。他们必须了解鼓舞这一发展的交易模式以及他们的最终客户需要什么，而不是别东谈主说，‘我不想失去对这个市集的截至，是以，这是你的芯片。要是你不心爱，就去找另一个。’通盘情况正在好转。”

但要结束这一宗旨，需要一个反叛者，弗里茨说。“咱们需要有东谈主站出来暗示，‘我真实不在乎这些委员会。你不错在改日几十年里褒贬这个问题，却永远无法作念出任何决定，但这等于我正在作念的事情。’然后每个东谈主齐会说，‘哇，这到手了。我要作念相通的事情，’一刹间它就发展出了一个事实上的标准，咱们参加了标准化，而不是违犯。标准化的能源是为了缩短资本，在很厚情况下，这是一种减速行业发展的策略，直到一些更大的孝顺者准备好让它发生。这等于为什么咱们需要一个反叛者，他可能是一家也曾领有 IP 来完成 chiplet 进军部分的公司，因为他们无须转头许可的影响。他们不需要作念任何这些。他们会说，‘望望咱们得到了什么。要是你想要，这里就有，这等于咱们采纳的模式。要是你想与咱们的 chiplet 交互，这等于你要作念的事情。”

https://semiengineering.com/top-down-vs-bottom-up-chiplet-design/

半导体杰作公众号保举

专注半导体范围更多原创内容

眷注各人半导体产业动向与趋势

*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或缓助，要是有任何异议，迎接相干半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3962期内容，迎接眷注。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”共享给小伙伴哦